什麼是P.O.P

2007-02-02 9:22 am
我想知道在設計行業中的P.O.P. 是什麼?

回答 (1)

2007-02-02 9:37 am
✔ 最佳答案
什麼是P.O.P?

POP = Point of Purchase
POP就是Point of Puchase 的縮寫,可譯成"購買點的海報,又可稱為"店頭廣告",它是當今時尚很流行的新興廣告媒體。
POP是一種推銷技巧,富有創意的POP可使零售店促銷新產品或創造商店的特殊風格。POP包括櫥窗展示(window display),櫃檯展示(counter display)、地板上或牆壁上所掛放的各種展示(floor or wall display)等。
目前的PoP應用代表了技術領先或高性能的行動多媒體產品。針對傳統線打線裝配技術而設計元件採用的是標準精細間距BGA(FBGA)或SCSP封裝,因此需要採用在線打線底層封裝上可堆疊甚薄FBGA的技術來擴大與PoP應用相關的記憶體架構範圍。以橫跨方式安裝的BGA封裝堆疊構造可降低整體堆疊高度,並能充分利用現有的裝配技術和新興的SMT堆疊技術。

在行動電話中使用的第一個PoP是在OEM廠商、邏輯和記憶體供應商的通力合作下開發完成的,它解決了影響高密度邏輯+記憶體整合的複雜技術和邏輯問題。由於OEM廠商的最終產品組件中的封裝堆疊技術成功解決了高密度整合問題,因此PoP可提供最佳的成本,並消除堆疊晶片裝配和測試元件流程中固有的良率下降、測試複雜性和冗餘堆疊問題。由於OEM廠商擁有封裝堆疊製程,而PoP又允許他們目前的邏輯和元件供應商使用其現有的裝配/測試基礎架構和流程,因此OEM廠商可最佳化他們的成本,保證來源的靈活。




圖片參考:http://www.eettaiwan.com/ARTICLES/2005OCT/B/0510B_DC_S2F2.JPG



圖2:底層(基底)封裝的橫截面圖顯示了底層封裝模具高度需要考慮的一些關鍵尺寸。


PoP尺寸和要求

通過高度整合達到微型化是PoP受歡迎的關鍵原因。影響PoP尺寸標準(X和Y面積消耗)的主要因素有:

1.邏輯元件的最大晶片尺寸;

2.支援邏輯I/O、電源和接地導線所需的接線總數;

3.為了給頂層記憶體模組提供全部I/O、電源、地和機械支撐角球所需的頂層記憶體介面外形尺寸;

4.為了支援PSvfBGA中整合的邏輯+記憶體架構所要求的高佈線密度和交叉網路,底層封裝和相關面積所需的總焊球數;

5.基於被整合元件的晶片尺寸,頂層記憶體模組可支援的最小封裝尺寸。

新的PoP設計中需要最先最佳化的計畫是堆疊設計機械要求。頂層和底層元件必須能夠抵抗住高溫無鉛回流焊造成的堆疊空隙和扭曲影響,在整個底層和頂層焊球介面上提供良好的焊接完整性,因而獲得高的SMT裝配




圖片參考:http://www.eettaiwan.com/ARTICLES/2005OCT/B/0510B_DC_S2F3.JPG



圖3:顯示了一些重要尺寸的封裝互連橫截面圖。
良率。

堆疊設計需要考慮的主要方面有:

1.模具高度;

2.互連焊球尺寸和間距;

3.相關的頂層和底層焊盤尺寸;

4.頂層和底層封裝在整個空間和回流焊溫度範圍內的扭曲特性。

模具高度

為了盡可能降低模具高度,必須對圖2所示的下列技術進行評估和最佳化:

1.先進的晶圓削薄製程(圖2中的A)。大批量邏輯元件目前都是用300mm晶圓製造,而針對堆疊晶片應用的晶片厚度現已降到100um。PSvfBGA元件選用的就是100um厚度的晶片,今後2年將降到50um。

2.低環線打線(圖2中的B)。多線打線平台目前支援最大75um的環高控制。75um環高控制對先進的邏輯元件所要求的精細間距打線來說已經是夠用了。

3.底板厚度和層數(圖2中的C)是影響最終堆疊厚度、高佈線密度和堆疊扭曲控制的關鍵因素。目前帶盲孔和埋孔的四層底板在量產時使用的是100um厚的電介核心和40um的樹脂塗覆金屬箔外層,因此對於四層底板來說總高度將達300um。




圖片參考:http://www.eettaiwan.com/ARTICLES/2005OCT/B/0510B_DC_S2F4.JPG



圖4:疊層封裝的橫截面圖(上)和頂視圖(下)顯示了表1中的一些重要尺寸。


4.盡量減少所需環形的數量(圖2中的D)。單環高度設計所支援的精細間距周長線打線元件使用0.27mm的標稱模具蓋高。更高密度的交錯打線焊盤或堆疊晶片設計需要二個環高。為了保證線打線和模具處理時有足夠的間隙,應採用0.35mm的標稱模具蓋高。

頂層堆疊記憶體介面焊球尺寸和間距

PoP設計中關鍵的第二步是為頂層堆疊記憶體介面定義所需的焊球數量和設計規則。

記憶體介面焊球數量取決於頂層記憶體元件所需的記憶體、元件速度和匯流排架構。這一要求可以由終端產品設計師根據目前和下一代記憶體架構以及邏輯核心儲存控制器所能提供的支援來決定。仍在開發中的JEDEC PoP標準帶來的好處是,每個記憶體焊球模版可以支援多種記憶體組合和多家供應商,因而為產品設計師提供高度的靈活性。

開發具有強韌性和可靠性的堆疊介面需要關注一些關鍵尺寸,包括回流焊前後的球高度、球壓扁後的形狀和最終的球間隙。通過對這些尺寸的研究(如圖3)即可開發出最佳的焊球直徑、阻焊層定義的焊盤開口和間距規則。

圖3顯示了回流焊前後不同互連焊球間距a(0.8、0.65和0.5mm)下的堆疊絕緣高度(f1和f2)。我們開發了原始的焊球直徑、頂層和底層阻焊層定義的焊盤開口規則,以此控制f2,同時保證回流焊前後球與球之間留有足夠的空隙(e1和e2)。為了滿足各種模具蓋高度要求,我們成功地為堆疊開發和製造提供了多種成對的間距和焊球尺寸變化組合。絕緣高度f1的目標值將影響堆疊良率,並取決於頂層和底層封裝的扭曲度以及終端裝配公司的堆疊能力。


收錄日期: 2021-04-19 22:06:50
原文連結 [永久失效]:
https://hk.answers.yahoo.com/question/index?qid=20070202000051KK00213

檢視 Wayback Machine 備份